### 第2部　ハードウェア編

ここでは、ビジュアルメモリの細かな仕様についてを説明します。

プログラム設計/開発担当の方向けの情報です。

これ以降、次ページのような用語を使用します。

用語 | 説明
ACC（A） | アキュムレータ
B | Bレジスタ
C | Cレジスタ
CY | キャリーフラグ（PSWのビット7）
AC | 補助キャリーフラグ（PSWのビット6）
OV | オーバーフローフラグ（PSWのビット2）
PC | プログラムカウンタ
ROM | プログラムメモリ
RAM | RAM
SFR | 特殊機能レジスタ
PSW | プログラムステータスワード
TRL | テーブル参照レジスタ下位バイト
TRH | テーブル参照レジスタ上位バイト
TRR | テーブル参照レジスタ（TRH，TRLで表される16ビット）
SP | スタックポインタ
Pn | ポートn
Pmn | ポートmのビットn
Rj | カレントバンク内の間接アドレスレジスタ（内部RAMの一部）
D9 | 直接アドレッシングデータ
＃i8 | イミディエイトデータ
B3 | ビットアドレッシングデータ
R8 | 相対アドレッシングデータ［符号付き8ビット：−128〜＋127］
R16 | 相対アドレッシングデータ［符号なし16ビット：0〜＋65535］
A12 | 絶対アドレッシングデータ
A16 | 絶対アドレッシングデータ
← | 転送方向
∧ | 論理積
∨ | 論理和
∀ | 排他的論理和
Mod | 剰余
ビット | 2進数で表したときの各々の桁（0か1）
クリア | 全部0にすること
キャリー | 上位桁への桁上げ
ボロー | 上位桁からの借り
サイクルクロック | 命令実行時に発生する1サイクルの信号
バイト数（BYTES） | 8ビットで1単位（1バイト），命令が何単位でできるかを示す
サイクル数（CYCLES） | 命令がいくつの基本命令サイクルで動作を完了するかという数
？？H | 16進数
？？？？？？？？B | 2進数
MSB | 最上位ビット（ビット7）
LSB | 最下位ビット（ビット0）
R | READ（読み出し）可能　　　　　（表中で使用）
W | WRITE（書き込み）可能　　　　　（表中で使用）
X | 不定　　　　　（表中で使用）
H | 使用されていない（読み出した場合は ’1’）　　　　　（表中で使用）

## 第2章　CPUの特長

Dreamcast用メモリシステムであるビジュアルメモリのメインコアとなるカスタムチップは、最小バスサイクルタイム0.5μsで動作するCPU部を核に、128Kバイトフラッシュメモリ、20KバイトROM、710バイトRAM、ドットマトリクスLCD自動表示コントローラ/ドライバ、16ビットタイマー/カウンタ/パルスジェネレータ、16ビットタイマー（または2チャンネル×8ビットタイマー）、2チャネル×8ビット同期式シリアルインターフェイス、Dreamcastとの専用インターフェイス、13要因10ベクトル割り込み機能などを集積したLSIです。

### 2-1　一般的なCPUとの違い

一般的なCPUは、CPU内部にアキュムレータや汎用レジスタ、フラグレジスタがあります。また、シリアルポートなど周辺デバイスのコントロールレジスタやデータレジスタは、I/Oポートにマッピングされています。

ビジュアルメモリ用カスタムチップは、CPUや周辺デバイスのレジスタすべてが、メモリ上にマッピングされています。このメモリ上にマッピングされたレジスタは「特殊機能レジスタ（SFR）」と呼び、RAMと区別します。

「特殊機能レジスタ」という表記でも、CPU内部のレジスタではないことを十分に注意してお読みください。

▽ 一般のCPUとの違い(図12)

[←] | [INDEX] | [→]